1.按照設(shè)計(jì)規(guī)格要求完成數(shù)字電路的架構(gòu)定義以及RTL設(shè)計(jì)；
2.負(fù)責(zé)所設(shè)計(jì)模塊FPGA驗(yàn)證工作；
3.配合驗(yàn)證人員完成模塊驗(yàn)證；
4. 撰寫設(shè)計(jì)報(bào)告。
1.碩士及以上學(xué)歷，微電子、電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)；
2.熟悉ASIC設(shè)計(jì)流程，有數(shù)字設(shè)計(jì)EDA工具使用經(jīng)驗(yàn)；
3.熟練使用硬件設(shè)計(jì)語言如System Verilog或Verilog；
4.了解異步電路處理方法、了解常用的低功耗設(shè)計(jì)方法；
5.有較強(qiáng)的學(xué)習(xí)能力、分析能力、溝通能力，有較好的團(tuán)隊(duì)合作精神。

職位類別： 集成電路IC設(shè)計(jì)

舉報(bào)