特別優(yōu)秀者薪酬面議
崗位職責(zé)
1、負(fù)責(zé)FPGA邏輯代碼編寫、模塊設(shè)計、仿真及實現(xiàn);
2、FPGA代碼的資源及時序優(yōu)化,維護(hù)現(xiàn)有工程代碼,定位及修改bug
3、配合硬件設(shè)計人員進(jìn)行芯片選型、資源及功能評估;
4、FPGA板卡的軟硬件聯(lián)合調(diào)試
5完成方案、項目等相關(guān)技術(shù)文檔。
任職要求
1、通信、電子工程相關(guān)專業(yè),本科及以上學(xué)歷;
2、1-3年及以上 Xilinx FPGA開發(fā)經(jīng)驗,優(yōu)秀踏實的應(yīng)屆生也可考慮
3、具有數(shù)字信號處理、無線通信的FPGA開發(fā)經(jīng)驗者優(yōu)先
4、具有pce、dd、以太網(wǎng)等高速接囗開發(fā)經(jīng)驗者優(yōu)先
公司介紹
一、周末雙體、加班少,入職購買五險一金繳內(nèi)基數(shù)高
二福利待遇
獎金:績獎金、年終獎金;
各類補(bǔ)貼;餐補(bǔ),交通補(bǔ)貼全勤獎等
節(jié)假日福利:端午中秋,春節(jié)福利
禮金即慰問金,生育禮金,結(jié)婚禮金,慰問費(fèi)、生日福利
健康體檢:每年健康大體檢
員工活動,不定期集體活動、下午茶等
帶薪休假工作,滿一年享受五天帶薪年假,有較長的春節(jié)假期
崗位職責(zé)
1、負(fù)責(zé)FPGA邏輯代碼編寫、模塊設(shè)計、仿真及實現(xiàn);
2、FPGA代碼的資源及時序優(yōu)化,維護(hù)現(xiàn)有工程代碼,定位及修改bug
3、配合硬件設(shè)計人員進(jìn)行芯片選型、資源及功能評估;
4、FPGA板卡的軟硬件聯(lián)合調(diào)試
5完成方案、項目等相關(guān)技術(shù)文檔。
任職要求
1、通信、電子工程相關(guān)專業(yè),本科及以上學(xué)歷;
2、1-3年及以上 Xilinx FPGA開發(fā)經(jīng)驗,優(yōu)秀踏實的應(yīng)屆生也可考慮
3、具有數(shù)字信號處理、無線通信的FPGA開發(fā)經(jīng)驗者優(yōu)先
4、具有pce、dd、以太網(wǎng)等高速接囗開發(fā)經(jīng)驗者優(yōu)先
公司介紹
一、周末雙體、加班少,入職購買五險一金繳內(nèi)基數(shù)高
二福利待遇
獎金:績獎金、年終獎金;
各類補(bǔ)貼;餐補(bǔ),交通補(bǔ)貼全勤獎等
節(jié)假日福利:端午中秋,春節(jié)福利
禮金即慰問金,生育禮金,結(jié)婚禮金,慰問費(fèi)、生日福利
健康體檢:每年健康大體檢
員工活動,不定期集體活動、下午茶等
帶薪休假工作,滿一年享受五天帶薪年假,有較長的春節(jié)假期
職位類別: 其他手機(jī)/通信技術(shù)類
舉報
FPGA工程師職業(yè)大全:
溫馨提示
- 聯(lián)系人:湖南衛(wèi)導(dǎo)信息科技有限公司
- 手機(jī):會員登錄后才可查看
- 郵箱:會員登錄后才可查看
- 郵政編碼:
工作地址
- 地址: