職位描述：
1、獨立完成模擬、射頻集成電路版圖設計；
2、獨立或協(xié)作完成芯片頂層（TOP）版圖設計；
3、獨立完成版圖各項驗證（LVS/DRC/ERC/ESD/ANT）；

崗位要求：
1、電子及微電子等相關專業(yè)，本科及以上學歷，1-3年及以上工作經驗，有流片經驗；
2、熟悉Cadence工具、熟練使用Calibre/Laker/Assura進行DRC/LVS/ PEX版圖流程；
3、有獨立完成floor planning， Analog/RF cell， block，chip-level layout相關經驗；
3、熟悉CMOS模擬集成電路版圖設計相關知識；有65nm以下CMOS工藝設計經驗者更佳；
4、熟悉TCL 或Skill 更佳；
5、善于交流、有良好的合作精神
工作地區(qū):貴陽市觀山湖區(qū)
招聘類型:全職
專業(yè)要求:電子及微電子等相關專業(yè)

職位類別： 專業(yè)技術崗

舉報