職位描述：
1、熟悉verilog語言并讀懂代碼；
2、負(fù)責(zé)從netlist到tapout的數(shù)字后端物理實現(xiàn)；
3、完成芯片的整體規(guī)劃，包括布局，電源地網(wǎng)絡(luò)、關(guān)鍵模塊擺放、可靠性設(shè)計規(guī)劃；
4、完成芯片的整體數(shù)字后端設(shè)計，包括時序收斂、功耗收斂、SI收斂、ANT收斂、可靠性
設(shè)計、數(shù)據(jù)整合、版圖物理驗證、數(shù)據(jù)流片交互；
5、協(xié)助電路工程師進(jìn)行相關(guān)約束和功能確認(rèn)；
6、后端常用庫文件進(jìn)行檢查和轉(zhuǎn)換，包括比如:lib、spice、lef、def、gds、cdl。
任職要求：
1、微電子、電子工程等相關(guān)專業(yè)本科或本科以上學(xué)歷；
2、二年以上數(shù)字后端物理實現(xiàn)工作經(jīng)驗，有成功流片經(jīng)驗優(yōu)先；
3、熟悉Synopsys/Cadence/Calibre后端設(shè)計流程和TimingSign-off流程；
4、精通時序分析，精通常見約束，熟悉功耗分析和物理驗證流程；
5、熟悉tcl,perl，csh等常用處理語言中的一種或多種；
6、熟悉CMOS工藝流程，了解ESD保護(hù)和LATCHUP防護(hù)機(jī)理；
7、具有28nm/16nm、14nm設(shè)計經(jīng)驗者優(yōu)先考慮；
8、有良好的英語讀寫能力，工作態(tài)度積極主動，有良好的團(tuán)隊合作精神，細(xì)心，耐心。

職位類別： 電路/版圖/布線設(shè)計

舉報